博客主人：枫信电子

• 性别：男
• 职位：销售代表
• Email：参MSN
• QQ、MSN：chongming_wei@hotmail.com
• 地址：北京中关村

• 总访问量：43485次
• 文章总数：61篇
• 评论总数：35条
• 留言总数：4条
• 总 积 分：96335分

本说明书适用与GenPower-24T,25T,42BUT系列并口诊断卡.
该系列诊断卡普遍适用于各品牌系列的台式和笔记本电脑. 有几个较为领先的设计:
1. 信号取电, 即插即用(无须USB供电).
2. 集双功能东芝解密狗(解东芝PIII/P4 笔记本开机密码/CMOS密码).
3. 双码同步: 国标C码和二进码同步显示(TTL直插芯片, 抗静电, 功耗低, 速度快).
4. 代码可校：使用久了若怀疑代码的准确性, 可以从本博客中下载 SelfDiag.com 校验.

其它性能请参用户手册.GenPower-24T并口诊断卡用户手册.pdf


附:
PDF 文件阅读器Foxit Reader 2.0下载链接

M2P-003打阻卡最初设计为一卡两用; 既用作打阻卡(小卡), 又可用作MiniPCI至PCI接口的转接卡(大卡).

制作方法: 在小卡和大卡的相应位置上都焊一个硬盘接口, 同时在大卡上焊一个PCI接口, 再用硬盘线将它们连起来. 简单吧!
这时, 将台机的诊断卡插在PCI的接口上就成了能跑代码的诊断卡了. 今天看来这太简单了, 似乎也毫无意义了. 想当初自己揣测, 搜索资料, 再焊接并调试成功时, 是多么的欣喜若狂!
1. PDF版:Adobe Acrobat阅读
2. DOC版:Microsoft WORD阅读


附:
PDF 文件阅读器Foxit Reader 2.0下载链接

功能特点:
1. 将PCI32和ISA接口集成在一块PCB板上, 便携超值;
2. 将供电/时钟/复位/iRDY#/tRDY#/FRAME# 等传统测试点集中一处,重点突出;
3. 将AD总线信号以特型焊盘集于一线,8个一组,对于PCI和ISA接口同样方便.
4. 将所有其它信号分别集中,放在适当位置,以满足全测试要求.
5. 双面指示,图表结合,尽最大限度提高易用性.

关于打阻法原理和使用常识,请下载本用户手册:
Dazuka PCiSA-2386C用户手册(带双面视图).pdf

产品特点:
1. DDR/SDR合二为一, 超值便携;
2. 信号分类分组并排序, 多重标注, 直观易用;
   用心良苦谁人知! 有代理反映说某学员觉得标注太乱, 没有一代品简单. 是啊, 拖拉机没有小汽车复杂, 但比自行车要复杂得多. 诸位可以从"信号如果不分类", "如果分类了但没分组", "如果没有多重标注"等几个侧面来反思一下设计者的用意.
3. 优质板材, 镀金工艺, 精确铣边. 无翅变, 无氧化, 接触电阻小, 可靠耐用;
4. 自动手动相结合, 布局合理, 线条流畅;

DuoRAMe DS-2686B 台机DDR+SDR复合打阻卡 用户手册.pdf


_________________________________
注:
1. 建议将DuoRAMe系列…

产品特色:
1. 集DDR与SDR接口于一体,精致小巧、超值便携;
2. 将所有信号分类分组,优化排序、完全标示;
3. 采用优质内存板材,镀金工艺、精准裁边;
4. 唯美设计,江南典范.

DuoRAMe DS-4287C 用户手册(带双面视图).pdf

全球排名前50名的IC设计book
2007-07-31 00:01

1. Application-Specific Integrated Circuits (ASICs... the book) Michael John Sebastian Smith 06/1997

2. Power, accuracy and noise aspects in CMOS mixed-signal design Sanduleanu, Mihai Adrian Tiberiu 06/2004

3. SystemVerilog Assertions Handbook ... for Formal and Dynamic Verification Ben Cohen, Srinivasan Venkataramanan, Ajeetha Kumari 06/2004

4. Verification Methodology Manual, 3rd Edition David Dempster and Michael Stuart 06/2004

5. National Electrical Code 2005 Softcover Version (National Fire Protection Association National Electr…

1.失败尝试：重装、分区格式化都没用；不比病毒好多少。全部分区格式化、低格没试过；至少重新分区也不管用，感觉问题应该是出在用户数据文件上。

2.罪魁祸首：Flexlm

3.解决办法：1.GHOST备份；2.重新设置当前系统时间为一年前(之前的其它时间应该也可以），下载SetDate*.???并调好所有文件及目录的时间建、改、读时间。3.再重新设置系统时间为当前时间。

刚用PADS Logic期间，曾经有一段时间发现菜单一下子变少了很多。搜遍大江南北也没有找到应对办法。后来留意分析了一下，发现真正有用的菜单以及功能按钮并没有消失。猜想肯定是不慎设置的问题。果然，在Customize里Reset就好了。

转自

毛刺问题是我们在PLD/FPGA设计中面临的最重要的挑战，只有深刻理解毛刺问题，才有可能真正掌握PLD/FPGA设计的精髓。

<一>. 和可靠性有关的几个概念

1.建立时间和保持时间
      建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。  如图1 。 数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以…

转自


无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。


1．全局时钟

对于一个设计项目来说，全局时钟(或同步时钟)是最简单和最可预测的时钟。在PLD/FPGA设计中最好的时钟方案是：由专用的全局时钟输入引脚驱动的单个主时钟去钟控…

《规范很重要》

  工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目做了一半一个人走了，接班的估计得从头开始设计；如果需要在原来的版本基础上增加新功能，很可能也得从头来过，很难做到设计的可重用性。
  

在逻辑方面，我觉得比较重要的规范有这些：
  1.设计必须文档化。要将设计思路，详细实现等写入文档，然后经过严格评审通过后才能进行下一步的工作。这样做乍看起来很花时间，但是从整个项目过程来看，…